Supplyframe
Supplyframe XQ
Datasheet5
Component Search Engine
Findchips
bom2buy
Siemens Xcelerator
关注我们
扫码关注
获取工程师必备礼包
板卡试用/精品课
设计助手
电子硬件助手
元器件查询
首页
电路设计
企业专区
应用/图谱
与非原创
资讯
视频
活动
搜索
热搜
搜索历史
清空
创作者中心
加入星计划,您可以享受以下权益:
创作内容快速变现
行业影响力扩散
作品版权保护
300W+ 专业用户
1.5W+ 优质创作者
5000+ 长期合作伙伴
立即加入
电路方案
技术资料
数据手册
论坛
电路分析
拆解
评测
方案
1
基于stm32单片机设计的数控电源系统设计(原理图、PCB图、源代码、设计说明)
2
全车自动化控制系统-高精度倒车雷达,防结冰车窗,智能后视镜
3
物联网毕设-基于K210的图像识别(STM32+害虫+环境检测)
资料
1
应用札记 ANC202403003:Σ-Δ模数转换器(ADC)技术一览
2
全集成高频同步降压变换器-MPQ8626产品手册
3
数字DC/DC电源模块-MPC12106产品手册
企业中心
企业入驻
官方资料
新品发布NPI
官方参考设计
厂商社区
恩智浦技术社区
RF技术社区
ROHM技术社区
ST中文论坛
新热企业
瑞萨电子
MPS
树莓派
芯科科技
ADI
DFROBOT
汽车电子
工业电子
人工智能
通讯/网络
新热图谱
查看更多
手机
汽车
工业机器人
XR
新闻/观察
科普/拆解
产业/互动
专题策划
最新原创
查看更多
与非观察
评测拆解
对话
与非研究院
可编程逻辑
MEMS/传感技术
嵌入式系统
模拟/电源
射频/微波
测试测量
控制器/处理器
EDA/PCB
基础器件
汽车电子
人工智能
工业电子
通信/网络
消费电子
热点资讯
1
本土MCU芯片上市公司营收top10 | 2023年
2
突发,3大国产红外传感器芯片公司全被美国制裁!26家传感器企业仍被拉黑(附全名单)
3
CPU的“庶民的胜利”
4
电源管理芯片企业分析之七——矽力杰
5
中芯国际,全球第二了!
6
重大进展,NXP推出全球首款5纳米汽车MCU
视讯
课程
直播
最新
1
蔡司,“质”敬明天:新能源汽车主题日
2
永磁同步电机的有感速度环仿真
3
K8s进阶必看!100分钟上手Kubernetes集群状态备份与恢复,纯干货输出
原创
1
树莓派5评测:单板计算机王者归来
2
高层对话-2024,专访三优光电|光电传感、物联网系统应用
3
高层对话-2024,专访技象科技|TPUNB窄带通信系统,开创国产自主物联通信新纪元
行业活动
论坛活动
板卡申请
新热活动
查看更多
1
基于Xilinx MPSoC系列 FPGA视频教程
2
FPGA至简设计原理与应用
最新直播
首页
标签
时序约束
时序约束
加入交流群
扫码加入
获取工程师必备礼包
参与热点资讯讨论
类型
全部
方案
资料
资讯
视讯
课程
直播
新鲜
热门
不限时间
不限时间
一天内
一周内
一月内
一年内
时序约束之Xilinx IDELAYE2应用及仿真笔记
本文我们介绍下Xilinx SelectIO资源内部IDELAYE2资源应用。IDELAYE2原句配合IDELAYCTRL原句主要用于在信号通过引脚进入芯片内部之前,进行延时调节,一般高速端口信号由于走线延时等原因,需要通过IDELAYE2原语对数据做微调,实现时钟与数据的源同步时序要求。
FPGA技术实战
790
04/27 10:55
xilinx
时序约束
Xilinx FPGA编程技巧之常用时序约束详解
今天给大侠带来Xilinx FPGA编程技巧之常用时序约束详解,话不多说,上货。为了保证成功的设计,所有路径的时序要求必须能够让执行工具获取。最普遍的三种路径以及异常路径为:
FPGA技术江湖
2407
04/01 09:30
Xilinx FPGA
时序约束
数字IC设计中异步FIFO的时序约束
使用异步FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法。在异步FIFO中,读指针在读时钟域,写指针在写时钟域,所以不能单独运用一个计数器去产生空满信号了。因此,须要将写指针同步到读时钟域去产生空信号,将读指针同步到写时钟域去产生满信号。
志芯
2684
03/27 08:57
数字ic设计
时序约束
浅谈时序约束之false path
RTL designer面临的重大挑战之一是预先识别完整的timing exceptions。这成为复杂设计中的一个迭代过程,传统是基于时序报告中的关键路径或故障路径分析来识别额外的timing exceptions。
志芯
9371
2022/04/24
时序约束
浅谈时序约束之multi cycle path
同步设计的最大频率由最长的时序路径的延迟决定。然而,在复杂的高频设计中,可能存在一些路径,其传播延迟大于最大工作时钟频率的周期。
志芯
2658
2022/04/24
时序约束
浅谈逻辑综合之概述
逻辑综合是将较高抽象级别的设计(RTL)转化为可实现的较低的抽象层级的设计的过程。就是将RTL转化成门极网表的过程。
志芯
5610
2022/04/11
逻辑综合
时序约束
进行时序约束的方法
时序约束是指在某个过程中,不同事件或任务之间存在时间上的先后顺序关系,需要按照一定的时间顺序依次完成这些事件或任务。在实际生活和工作中,时序约束通常用于项目管理、生产调度、日程安排等方面。下面将详细介绍一些处理时序约束的方法。
zhang1998
167
05/09 13:23
时序约束
正在努力加载...
与非星榜
凡亿教育
永磁同步电机的有感速度环仿真
英飞凌
英飞凌OBC解决方案深度详解
Arrow 艾睿电子
与英飞凌一起探讨车身电子电器架构及跨域融合的发展方向
ALINX
发力电子后视镜CMS,芯驿电子与映赛科技达成战略合作
虹科技术
应对企业数字化转型中的供应链安全问题,提高企业安全评分
相关标签
时钟电路
宁德时代
应用程序
定时器
时钟
C语言程序
实时操作系统
计时器
程序源码
延时开关