潘文明至简设计法之FPGA时序约束视频

2017/07/26 作者：mdykj

218

阅读需 1 分钟

加入交流群

扫码加入
获取工程师必备礼包
参与热点资讯讨论

我们的目标：第一，按我们提供的步骤一个一个进行约束；第二，根据自己的使用情况，找到对应的场景后，挑出其所对应的时序约束；第三，根据提示的方法，得到参数，计算出最终结果。我们的优势：一个傻瓜式、但实用的时序约束“操作手册”。本系列视频，简单介绍了我们的“操作手册”，保证让你有意外的收获！另外，FPGA是实践课程，听一千遍，不如自己动手实践，练习才是最重要的内容。欢迎关注我们获取更多资料。

推荐器件

更多器件

器件型号	数量	器件厂商	器件描述	ECAD模型	参考价格	更多信息
A3P250-FG144	1	Microsemi FPGA & SoC	Field Programmable Gate Array, 250000 Gates, CMOS, PBGA144, 1 MM PITCH, FBGA-144		$21.67	查看
M1A3P250-FG144I	1	Microsemi FPGA & SoC	Field Programmable Gate Array, 6144 CLBs, 250000 Gates, 350MHz, 6144-Cell, CMOS, PBGA144, 13X 13 MM, 1.45 MM HEIGHT, 1 MM PITCH, FBGA-144		暂无数据	查看
5M160ZE64C5N	1	Altera Corporation	Flash PLD, 14ns, 128-Cell, CMOS, PQFP64, 9 X 9 MM, 0.40 MM PITCH, LEAD FREE, PLASTIC, EQFP-64	ECAD模型下载ECAD模型	$5.96	查看